Nuovi FET SiC USCi da 650 V in configurazione cascode

CONDIVIDI

I nuovi FET riducono le perdite del 15-20% e utilizzano gli stessi circuiti di pilotaggio standard dei Mosfet al silicio

Cristina Paveri

Premessa
I transistor JFET Sic ad alta tensione e velocità di commutazione e a bassa resistenza RDS(ON) aumentano l’efficienza e la densità di potenza in diverse applicazioni di conversione, quali sistemi di carica di veicoli elettrici, alimentatori, azionamenti di motori e inverter fotovoltaici.

JFET SiC per la carica dei veicoli elettrici

Nonostante i potenziali vantaggi in termini di parametri elettrici, i JFET SiC sono considerati inadatti all’implementazione perché richiedono tensioni di pilotaggio non-standard e per la mancanza del diodo intrinseco nella commutazione di carichi induttivi.

Per risolvere entrambe queste due criticità, la soluzione USCi utilizza un JFET SiC e un Mosfet al silicio a bassa tensione con protezione dalle scariche elettrostatiche ESD in configurazione cascode, con i due transistor collegati in serie come in figura.

JFET SiC in configurazione cascode

Principio di funzionamento

Il JFET è normalmente in conduzione (On) — al contrario del Mosfet che è un dispositivo normalmente Off — e richiede una tensione negativa per la commutazione Off.
In questa configurazione VGS=-VDS, ovvero all’aumentare della tensione tra Drain e Source del Mosfet, diminuisce la tensione tra Gate e Source del JFET: con questa soluzione si ottiene lo spegnimento del JFET quando il Mosfet è Off, ovvero quando VDS aumenta.

Più in dettaglio, quando il Mosfet è On (caso On nella figura sopra), la tensione VDS del Mosfet e quindi la tensione VGS del JFET sono praticamente nulle e il JFET è in piena conduzione (On).

Quando il Mosfet commuta Off (caso Off nella figura sopra), la tensione VDS aumenta fino a raggiungere la tensione di cut-OFF del JFET.

Nuovi FET da 650 V

Con la serie UJ3C di FET SiC da 650 V USCi offre una soluzione che permette una sostituzione plug-and-play dei Mosfet a supergiunzione al silicio nei sistemi già esistenti. Disponibili nei package standard TO-220, TO-247 e D2PAK-3L questi transistor sono, infatti, perfettamente compatibili con le soluzioni standard di pilotaggio gate già utilizzate per i Mosfet al silicio: non richiedono quindi la riprogettazione dei circuiti di pilotaggio, offrono bassa resistenza RDS(ON) e bassa carica del gate per ridurre le perdite di sistema.

Caratteristiche elettriche

  • Massima corrente di drain ID compresa tra 31 e 85 A;
  • Bassa resistenza RDS(ON) 27 mΩ;
  • Diodo integrato a bassa carica inversa Qrr che elimina la necessità di un diodo in anti-parallelo;
  • Prestazioni termiche eccellenti
  • Frequenze di commutazione fino a 500 KHz che permettono di ridurre le dimensioni e i costi degli altri componenti del sistema, quali induttanze, condensatori e dissipatori.

Conclusioni

La soluzione di co-packaging di un JFET SiC e di un Mosfet al silicio a bassa tensione custom con protezione ESD presentata da USCi migliora le prestazioni delle applicazioni di potenza e grazie alle tecniche avanzate e proprietarie di die-attach e packaging minimizza le perdite e assicura un’efficiente gestione termica.

Riferimenti


Cascode Configuration Eases Challenges of Applying SiC JFETs
650 V Silicon Carbide FETs Offer Simple Silicon Substitution to Cut Losses in Power Systems

Registrati al Fortronic Power (Modena – 27 e 28 giugno) 2018 il forum verticale sull’innovazione tecnologica promosso da Assodel