SRAM sincrone con ECC
Cypress Semiconductor ha presentato le SRAM sincrone con Error-Correcting Code on chip (ECC) a più elevata densità al momento disponibili. Il blocco ECC integrato nelle nuove SRAM sincrone da 36Mb garantisce la massima affidabilità dei dati semplificando lo sviluppo di progetti in numerose applicazioni nei settori militare, delle comunicazioni e dell’elaborazione dati.
Nel corso dell’anno Cypress amplierà la propria famiglia di SRAM sincrone ad alte prestazioni con ECC con l’aggiunta di nuove versioni a più elevate densità.
Il blocco ECC hardware presente nella nuova famiglia di SRAM sincrone di Cypress esegue tutte le funzioni di correzione degli errori inline, senza alcun intervento da parte dell’utente, garantendo le migliori prestazioni in termini di SER (Soft Error Rate). Queste memorie sincrone con ECC sono compatibili a livello di piedinatura con le attuali SRAM sincrone in modo da consentire agli utilizzatori di incrementare sensibilmente l’affidabilità dei loro sistemi e diminuire il tasso di errore (SER) senza per questo modificare il layout della scheda.
